

01120858 A

Page 1 of 2



(19)

(11) Publication number:

0

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 62278535

(51) Intl. Cl.: H01L 27/04 H01G 4/06

(22) Application date: 04.11.87

(30) Priority:

(43) Date of application
publication: 12.05.89

(84) Designated contracting
states:

(71) Applicant: MITSUBISHI ELECTRI

(72) Inventor: KONDO HARUFUSA
ANDO HIDEKI

(74) Representative:

(54) INTEGRATED CIRCUIT DEVICE

(57) Abstract:



PURPOSE: To obtain an integrated circuit device which has large capacity in spite of small area by electrically connecting an even number electrode layer each other while electrically connecting an odd number electrode layers in the electrode layers each other.

CONSTITUTION: A second insulating layer 8 is formed on a first insulating layer 3, a first metal wiring layer 5 and a second electrode layer 6, and via holes 9, 10 are formed on the insulating layer 8. Further, a third electrode layer 11 is formed on the insulating layer 8 and the electrode layer 11 is connected to the wiring layer 5 through the via hole 9. A third connecting layer 12 is also formed on the insulating layer 8 and connected to the electrode layer 6 through the via hole 10. A third insulating layer 13 is formed on the insulating layer 8, the electrode layer 11 and the

01120858 A

connecting layer 12 and via holes 14, 15 are formed on the insulating layer 13. The capacity between the wiring layer 5 and the electrode layer 6 totalizes that composed by the electrode layers 2, 6 and the insulating layer 3, that composed by the electrode layers 6, 11 and the insulating layer 8 and that composed by the electrode layers 11, 16 and the insulating layer 13. Therefore, large capacity can be obtained in spite of small area.

COPYRIGHT: (C)1989,JPO&Japio



⑩ 日本国特許庁(JP)
⑫ 公開特許公報(A)

⑪ 特許出願公開
平1-120858

⑮ Int. Cl.⁴

H 01 L 27/04
H 01 G 4/06

識別記号

102

庁内整理番号

C-7514-5F
7048-5E

⑬ 公開 平成1年(1989)5月12日

審査請求 未請求 発明の数 1 (全8頁)

⑭ 発明の名称 集積回路装置

⑯ 特 願 昭62-278535

⑰ 出 願 昭62(1987)11月4日

⑱ 発 明 者 近 藤 晴 房

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・
エス・アイ研究所内

⑲ 発 明 者 安 藤 秀 樹

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・
エス・アイ研究所内

⑳ 出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号
外2名

㉑ 代 理 人 弁理士 大岩 増雄

明 細 書

1. 発明の名称

集積回路装置

2. 特許請求の範囲

(1) 少なくとも3層以上の電極層が複数の層間絶縁層を介して積層された集積回路装置において、

前記電極層のうち奇数番目の前記電極層を相互に電気的に接続するとともに、前記電極層のうち偶数番目の前記電極層を相互に電気的に接続することを特徴とする集積回路装置。

(2) 前記複数の層間絶縁層のうち最下層の前記電極層上に形成される前記層間絶縁層を除く任意の前記層間絶縁層が SiN_2 、 MgO 、 Al_2O_3 あるいは Nb_2O_5 のいずれかで構成される特許請求の範囲第1項記載の集積回路装置。

(3) 前記電極層がアルミである特許請求の範囲第1項または第2項記載の集積回路装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は集積回路装置、特に容量性負荷の構造に関するものである。

(従来の技術)

第6図(a)は従来の集積回路装置を示す平面図であり、同図(b)は同図(a)のZ-Z線断面図である。両図において、1は基板であり、この基板1上に第1電極層2が積層して形成され、これら基板1および第1電極層2上に第1絶縁層3が形成される。第1絶縁層3にはビアホール4が形成されて、第1金属配線層5がビアホール4を介して第1電極層2と電気的に接続される。また、第1絶縁層3上には第1電極層2と位置的に対応するようにして第2電極層6が形成され、これら第1金属配線層5、第1絶縁層3および第2電極層6上に保護膜7が形成される。

(発明が解決しようとする問題点)

以上のように構成された集積回路装置は、第1および第2電極層2、6との重ね合された部分で容量が構成され、第1金属配線層5および第2電極層6が周辺回路(図示省略)と電気的に接続さ

れる。この第1および第2電極層2、6および第1絶縁層3により構成された容量の単位面積当たりの容量値Cは次式により表わされる。

$$C = \frac{\epsilon_r \cdot \epsilon_0}{d} \quad \dots (1)$$

但し、 $\epsilon_0 = 8.854 \times 10^{-12} \text{ F/m}$ ここで、 ϵ_r は第1絶縁層3の比誘電率であり、 d はその厚みである。例えば、第1絶縁層3の材質が SiO_2 の場合は比誘電率 ϵ_r が3.9であるので厚み d が2000Åとすると、単位面積当たりの容量値Cは上記(1)式より約 $1.7 \times 10^{-4} \text{ pF}/\mu\text{m}^2$ である。したがって、上記のような条件で一般的な演算増幅器の位相補償に用いる容量として100pFの容量が必要な場合には、第1および第2電極層2、6の重ね合せの面積は $5.88 \times 10^5 \mu\text{m}^2$ となり、第1および第2電極層2、6がともに正方形であるとすると、第1および第2電極層2、6の一辺の長さはそれぞれ $767 \mu\text{m}$ と大きなものになる。このように、従来

の集積回路装置では、大きな容量を得ようとする第1および第2電極層2、6の面積が相当に大きなものとなり、集積回路装置のチップ面積が大きくなってしまいう問題があった。

この発明は上記のような問題点を解消するためになされたものであり、小さな面積で大きな容量が得られる集積回路装置を提供することを目的とする。

(問題点を解決するための手段)

この発明に係る集積回路装置は、少なくとも3層以上の電極層が複数の層間絶縁層を介して積層された集積回路装置において、前記電極層のうち奇数番目の前記電極層を相互に電気的に接続するとともに、前記電極層のうち偶数番目の前記電極層を相互に電気的に接続している。

(作用)

この発明における集積回路装置は、 n 層($n \geq 3$)の電極層が複数の層間絶縁層を介して積層され、前記電極層のうち奇数番目の前記電極層を相互に電気的に接続するとともに、前記電極層のう

ち偶数番目の前記電極層を相互に電気的に接続することにより、同一平面上で $(n-1)$ 個の容量が形成され、全体の容量値は $(n-1)$ 個の容量の総和となる。

(実施例)

第1図(a)はこの発明の一実施例を示す平面図であり、同図(b)は同図(a)のX-X線断面図である。両図において、1~7は従来とすべて同一であり、第1金属配線層5、第1絶縁層3および第2電極層6上に第2絶縁層8が形成され、第2絶縁層8にビアホール9、10が形成される。第2絶縁層8上には第2電極層6と位置的に対応させて第3電極層11と第3接続層12がそれぞれ形成され、第3電極層11はビアホール9を介して第1金属配線層5と電気的に接続されるとともに、第3接続層12はビアホール10を介して第2電極層6と電気的に接続される。これら第2絶縁層8、第3電極層11および第3接続層12上に第3絶縁層13が形成され、第3絶縁層13にビアホール14、15が形成される。また、第3

絶縁層13上には第3電極層11と位置的に対応させて第4電極層16と第4接続層17がそれぞれ形成され、第4電極層16はビアホール14を介して第3接続層12と電気的に接続されるとともに、第4接続層17はビアホール15を介して第3電極層11と電気的に接続される。これにより、第4電極層16はビアホール14、第3接続層12およびビアホール10を介して第2電極層6と電気的に接続されることとなる。なお、第3絶縁層13、第4電極層16および第4接続層17上に保護膜7が形成される。

次に第1図に示す集積回路装置の製造方法について簡単に説明する。まず最初に、基板1上の所定の位置に第1電極層2を形成し、基板1および第1電極層2上に第1絶縁層3を形成する。そして、第1電極層2の一端端に対応して第1絶縁層3にビアホール4を形成する。さらに、第1絶縁層3上に第1金属配線層5を形成し、ビアホール4を介して第1電極層2と電気的に接続するとともに、同じく第1絶縁層3上に第1電極層2と位

置的に対応させて第2電極層6を形成する。なお、ここまでの製造方法は従来と同様である。そして、第1絶縁層3、第1金属配線層5および第2電極層6上に第2絶縁層8を形成し、この第2絶縁層8にビアホール9、10をそれぞれ形成する。また、第2絶縁層8上に第2電極層6と位置的に対応するようにして第3電極層11を形成して、その第3電極層11をビアホール9を介し第1金属配線層5と電気的に接続させるとともに、同じく第2絶縁層8上に第3接続層12を形成して、その第3接続層12をビアホール10を介して第2電極層6と電気的に接続させる。そして、第2絶縁層8、第3電極層11および第3接続層12上に第3絶縁層13を形成し、その第3絶縁層13にビアホール14とビアホール15を形成する。また、第3絶縁層13上には第3電極層11と位置的に対応するようにして第4電極層16を形成して、その第4電極層16をビアホール14を介して第3接続層12と電気的に接続させるとともに、同じく第3絶縁層13上に第4接続層17を

形成して、その第4接続層17をビアホール15を介して第3電極層11と電気的に接続される。最後に、第3絶縁層13、第4電極層16および第4接続層17上に保護膜7を形成する。

ここで、第1金属配線層5と第2電極層6間の容量値について考えてみると、この容量値は、第1および第2電極層2、6と第1絶縁層3により構成される容量の容量値と、第2および第3電極層6、11と第2絶縁層8により構成される容量の容量値と、第3および第4電極層11、16と第3絶縁層13により構成される容量の容量値との総和となり、従来例である第6図に示す集積回路装置の容量値のほぼ3倍となる。このようにして、この集積回路装置では、小さな面積で大きな容量を得ることができる。なお、上記実施例では電極層が4層構造であるものを示したが、さらに電極層を増やすことにより容量値をさらに増加することももちろん可能である。

ところで、上記構造の集積回路装置を製造する場合には、従来例である第6図に示す集積回路装

置を製造する際に用いるマスク以外に、ビアホール9、10あるいはビアホール14、15を形成するためのマスクと、第3電極層11および第3接続層12を形成するためのマスクと、第4電極層16および第4接続層17を形成するためのマスクとが新たに必要となる。ただし、5層以上の電極層を有する集積回路装置を形成する際には、上記のマスクを兼用することが可能であり、この発明を実施するにあたり新たに必要となるマスクは最大3種類となる。

そこで、集積回路装置を製造する際、新たにマスクを用意する必要のない他の実施例についてつぎに説明する。第2図はこの発明の他の実施例の集積回路装置の要部断面図であり、第3図は第2図に示す集積回路装置を製造する際に必要とするマスクを示す図である。第3図において、同図(a)に示す開口a1、a2、a3を有するマスクAは、容量の第1、第3等の奇数番目の電極層および接続層と、容量以外のデバイスであるトランジスタのゲート領域を形成するためのマスクであり、

同図(b)に示す開口b1、b2、b3を有するマスクBは、容量の第2、第4等の偶数番目の電極層および接続層と、前記トランジスタのソースと他の回路(図示省略)とを接続する金属配線層を形成するためのマスクである。また、同図(c)に示す開口c1を有するマスクCは、容量を形成しようとする領域の絶縁層を薄く形成するためのマスクであり、同図(d)に示す開口d1を有するマスクDは、ビアホールを形成するためのマスクである。

次に、第3図に示すマスク(A~D)を用いて第2図に示す集積回路装置を製造する方法について説明する。まず、第4図(a)に示すように、P型半導体基板(以下「P型基板」という)401上にいわゆるLOCOS(Local Oxidation of Silicon)を形成し、さらに、ゲート酸化膜を形成して酸化膜402を設ける。そして、酸化膜402上に金属層を形成した後、第3図(a)に示したマスクAを用いてフォトリソグラフィ(ポジレジストを使用)によりゲート領域403、第1電

極層404および第1接続層405を形成する(第4図(b))。さらに、同図(c)に示すように、上方から適当なイオンを注入することによりP型基板401の上層部にソース用N型拡散領域(以下「ソース領域」という)406およびドレイン用N型拡散領域(以下「ドレイン領域」という)407を形成する。また、同図(d)に示すように、酸化膜402、ソース領域406、ゲート領域403、ドレイン領域407、第1接続層405および第1電極層404上に第1絶縁層408を形成する。そして、第3図(c)に示したマスクCを用いてフォトリソグラフィ(ネガレジスト使用)により容量を形成しようとする領域に対応する第1絶縁層408をその表面から一定の深さだけエッチングして除去する(第4図(e))。このように容量を形成しようとする領域に対応する第1絶縁層408の厚みを薄くするのは、(1)式から分るように厚みdを小さくすることにより単位面積あたりの容量値を小さくするためである。なお、容量を形成しようとしている領域以外においては、

寄生容量を考慮し絶縁層をある程度厚くする必要があるので絶縁層のエッチング除去は行なわない。つぎに、第3図(d)に示したマスクDを用いてフォトリソグラフィ(ネガレジストを使用)によりビアホール409~412を形成する(第4図(f))。また、ソース領域406、ドレイン領域407、第1接続層405、第1電極層404および第1絶縁層408上に金属層を形成した後、第3図(b)に示したマスクBを用いてフォトリソグラフィ(ポジレジストを使用)により第2電極層413、第2接続層414および金属配線層415を形成する(第4図(g))。これにより、第1および第2電極層404、413と第1絶縁層408とにより容量(以下「第1容量」という)が形成される。また、第1電極層404と第2接続層414とがビアホール412を介して電気的に接続されるとともに、第2電極層413がビアホール411を介して第1接続層405とまたビアホール410を介してドレイン領域407と電気的に接続され、さらに金属配線層415によりソース

領域406が他の回路に接続される。そして、金属配線層415、第1絶縁層408、第2電極層413および第2接続層414上に第2絶縁層416を形成した後、マスクCとマスクDの2枚のマスクを用いて(詳細は後述する)フォトリソグラフィ(ポジレジストを使用)によりビアホール417、418(ビアホール409、410に対応する部分にはビアホールは形成されない)を形成する(第4図(h))。さらに、第2絶縁層416、第2電極層413および第2接続層414上に金属層を形成した後、マスクAとマスクCの2枚のマスクを用いて(その詳細は後述する)フォトリソグラフィ(ポジレジストを使用)により、第3電極層419および第3接続層420(ゲート領域403に対応する部分は形成されない)を形成する(第4図(i))。これにより、第2および第3電極層413、419と第2絶縁層416とにより容量(以下「第2容量」という)が形成される。一方、第3電極層419はビアホール418を介して第2接続層414と電気的に接続され、また

第3接続層420はビアホール417を介して第2電極層413と電気的に接続されるので、第1および第2容量が並列に接続されたことになる。また、第4図(h)に示す工程と同様にして、第3絶縁層421およびビアホール422、423を形成し、さらに、第3絶縁層421、第3電極層419および第3接続層420上に金属層を形成した後、マスクBとマスクCの2枚のマスクを用いて(詳細は後述する)フォトリソグラフィ(ポジレジストを使用)により第4電極層424および第4接続層425(金属配線層415に対応する部分は形成されない)を形成する(第4図(j))。これにより、第3および第4電極層419、424と第3絶縁層421とにより容量(以下「第3容量」という)が形成される。一方、第4電極層424はビアホール422を介して第3接続層420と電気的に接続され、また第4接続層425はビアホール423を介して第3電極層419と電気的に接続されるので、第1~第3容量が並列に接続されたことになる。そして、第4図(i)~

(j) に示す工程を繰り返すと第2図に示す集積回路装置が得られる。

ここで、上記のように2つのマスクを用いて所望のパターンを形成する手順について第5図をもとに説明する。まず、同図(a)に示すように、所望のパターンを形成しようとする絶縁層501上に金属層502を形成し、さらに、金属層502上にポジレジスト503を形成した後、マスク504aを所定の位置に合わせ上方より露光する。その結果、光が照射された部分が感光して感光部503aが形成される。つぎに、同図(b)に示すように、もう一方のマスク504bを所定の位置に合わせ上方より露光する。その結果、光が照射された部分が感光して感光部503bが形成される(同図(c))。この後、ポジレジスト503の感光部503a、503bを除去し、同図(d)に示すように、ポジレジスト503cを残す。この状態でエッチングすると、同図(e)に示すように、レジスト503cに対応する金属層502のみが残し、最後にポジレジスト503cを除去するこ

とにより所望のパターンが得られる(同図(f))。

上記のように、マスクA~Dを単独で用いてパターンを形成する手順と、マスクCと他のマスクA、B、Dとを用いてマスクパターンの論理積に相当するパターンを形成する手順とを組み合わせることにより、新たにマスクを用意せずに、同一平面上に複数の容量を形成でき、形成された容量は、電氣的に並列に接続されることになるので、従来に比べて単位面積当りの容量を増大できる。

なお、第1絶縁層3、408以外の絶縁層の材料としては SiN_2 、 MgO 、 Al_2O_3 あるいは Nb_2O_5 のいずれかの高誘電率を有する物質を用いてもよく、このような物質を用いれば(1)式からわかるように容量値Cが一層上昇する。ここで、第1絶縁層3、408については高誘電率を有する物質が用いられないのは、容量以外のデバイスや配線等に生じる寄生容量を小さくする必要があるのである。

また、電極層および金属配線層を形成する材料としてはアルミやポリシリコン等を用いればよく、

特に容量の周波数特性を考慮にいたった場合には、低抵抗物質の方が望ましく、この点ではポリシリコンよりアルミの方が有利である。

また、奇数番目の電極層についてはポリシリコンをまた偶数番目の電極層についてはアルミを用いるなど、アルミとポリシリコンとを組み合わせる用いてもよい。

(発明の効果)

以上のように、この発明によれば少なくとも3層以上の電極層が複数の層間絶縁層を介して積層された集積回路装置において、前記電極層のうち奇数番目の前記電極層を相互に電氣的に接続するとともに、前記電極層のうち偶数番目の前記電極層を相互に電氣的に接続するように構成したので、同一平面上に複数の容量が電氣的に並列接続された状態で重ね合わせるようにして形成され、小さな面積で大きな容量が得られる集積回路装置を提供できる効果がある。

4. 図面の簡単な説明

第1図はこの発明の一実施例に係る集積回路装


置の説明図、第2図はこの発明の他の実施例に係る集積回路装置を示す断面図、第3図は第2図に示す集積回路装置を製造する際に用いるマスクを示す図、第4図は第2図に示す集積回路装置の製造工程を示す断面図、第5図は2つのマスクを用いて所望パターンが得られる原理を説明する図、第6図は従来の集積回路装置の説明図である。

図において、2、404は第1電極層、3、408は第1絶縁層、6、413は第2電極層、8、415は第2絶縁層、11、419は第3電極層、13、421は第3絶縁層、16、424は第4電極層、405は第1接続層、412は第2接続層、420は第3接続層、425は第4接続層である。


なお、各図中同一符号は同一または相当部分を示す。

代理人 大 岩 増 雄


第 1 圖




第 2 圖




第 3 圖




第 3 圖




第 4 圖




第 4 圖



第 4 圖




第 5 圖



手続補正書(自発)
昭和63年3月11日

第6図



特許庁長官殿

1. 事件の表示 特願昭 62-278535号

2. 発明の名称

集積回路装置

3. 補正をする者

事件との関係 特許出願人
住所 東京都千代田区丸の内二丁目2番3号
名称 (601) 三菱電機株式会社
代表者 志岐守哉

4. 代理人
住所

東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内

氏名 (7375) 弁理士 大岩増雄
(連絡先 03(213)3421 特許部)



審査 (木)

5. 補正の対象

明細書の「発明の詳細な説明の欄」

6. 補正の内容

(1) 明細書第5頁第2行の「ことのより」を、
「ことにより」に訂正する。